什么是雪崩击穿？
MOSFET在电源板上由于母线电压、漏感尖峰电压等系统电压叠加在MOSFET漏源之间，当该电压超过MOSFET绝对最大额定值BVDSS的电压时，就会发生击穿，并且超过达到了一定的能力从而导致MOSFET失效。简而言之就是由于MOSFET漏源极的电压超过其规定电压值并达到一定的能量限度而导致的一种常见的失效模式。
当施加高于BVDSS的高电场时，自由电子被加速并带有很大的能量。这会导致碰撞电离，从而产生电子-空穴对。这种电子-空穴对呈雪崩式增加的现象称为「雪崩击穿」。在这种雪崩击穿期间，与 MOSFET内部二极管电流呈反方向流动的电流称为「雪崩电流Ias」，参见下图1。
图1-雪崩电流Ias
雪崩失效：短路造成的失效
如图1所示，Ias会流经MOSFET的基极寄生电阻RB。此时，寄生双极型晶体管的基极和发射极之间会产生电位差VBE，如果该电位差较大，则寄生双极晶体管可能会变为导通状态。一旦这个寄生双极晶体管导通，就会流过大电流，MOSFET可能会因短路而失效。
雪崩失效：热量造成的失效
在雪崩击穿期间，不仅会发生由雪崩电流导致寄生双极晶体管误导通而造成的短路和损坏，还会发生由传导损耗带来的热量造成的损坏。如前所述，当MOSFET处于击穿状态时会流过雪崩电流。在这种状态下，BVDSS被施加到MOSFET并且流过雪崩电流，它们的乘积称为率损耗。这种功率损耗称为「雪崩能量Eas」。雪崩测试电路及其测试结果的波形如图2和图3所示。
图2-雪崩测试电路及波形
图3-雪崩测试放大波形
雪崩能量公式
等式1：Ias^2 * Tas = constant = K-rated
等式2：Tas = (L * Ias) / (1.3*BVDSS)
等式2代入等式1，得Ias^2 * (L * Ias) / (1.3*BVDSS) = constant = K-rated
即等式3：Ias^3 * L = (1.3*BVDSS) * K-rated
等式4：Eas=Pas * Tas = 0.5* (1.3*BVDSS) * Ias * Tas
等式2代入等式4，
得等式5：Eas= 0.5* (1.3*BVDSS) * Ias *(L * Ias) / (1.3*BVDSS) =0.5 * L * Ias^2
Eas：雪崩能量，BVDSS：MOS击穿电压，Ias：雪崩电流，Tas：雪崩时间，L：寄生电感
1）若已知Ias，BVDSS，K-rated，可求Tas，L，Eas； 以HUF76407D3为例，Ias=9A，BVDSS=78V，K-rated=0.00913，
根据等式1，可求出Tas=0.112ms；
根据等式2，可求出L=1.0mH；
根据等式5，可求出Eas=40mJ；
2）若已知L，BVDSS，K-rated，可求Ias，Tas，Eas；以HUF76407D3为例，L=1.0mH，BVDSS=78V，K-rated=0.00913，
根据等式3，可求出Ias=9A；
根据等式2，可求出Tas=0.112ms；
根据等式5，可求出Eas=40mJ；
雪崩失效的预防措施：
一般情况下，有抗雪崩保证的MOSFET，在其规格书中会规定IAS和EAS的绝对最大额定值，因此可以通过规格书来了解详细的值。在有雪崩电流流动的工作环境中，需要把握Ias和Eas的实际值，并在绝对最大额定值范围内使用。
引发雪崩击穿的例子包括寄生电感引起的浪涌电压，建议改用引脚更短的封装的MOSFET、改善电路板布局以降低寄生电感、合理降额使用等都是比较有效的措施。
